蔡觉平
个人信息:Personal Information
教授
性别:男
毕业院校:上海交通大学
学历:博士研究生毕业
学位:博士学位
在职信息:在岗
所在单位:集成电路学部
入职时间:2005-11-18
学科:微电子学与固体电子学
办公地点:新科技楼511
电子邮箱:
扫描关注
本科生课程
课程名称: | 学年: | 学期: | 学时: | 学分: | 课程号: |
创新与创业指导 | 2018-2019 | 春学期 | 16 | 1 | MI006005 |
硬件描述语言与可编程器件 | 2018-2019 | 春学期 | 40 | 2.5 | MI2007L |
专业教育(Ⅲ) | 2018-2019 | 春学期 | 4 | 0.2 | MI4006L-3 |
专业教育(Ⅳ) | 2018-2019 | 春学期 | 4 | 0.2 | MI1009-4 |
硬件描述语言与可编程器件 | 2017-2018 | 春学期 | 48 | 3 | MI2012 |
专业教育(Ⅲ) | 2016-2017 | 春学期 | 4 | 0.2 | MI1009-3 |
新生研讨课 | 2016-2017 | 春学期 | 16 | 1 | MI4008L |
新生研讨课 | 2015-2016 | 春学期 | 32 | 1 | MI5001 |
研究生课程
课程名称: | 学年: | 学期: | 学时: | 学分: | 课程号: |
Verilog HDL设计与综合 | 2017-2018 | 春学期 | 32 | 2 | Z09MI1916 |
Verilog HDL设计与综合 | 2017-2018 | 春学期 | 32 | 2 | X16MI1916 |
Verilog HDL设计与综合 | 2016-2017 | 春学期 | 32 | 2 | Z09MI1916 |
Verilog HDL设计与综合 | 2016-2017 | 春学期 | 32 | 2 | X16MI1916 |
Verilog HDL设计与综合 | 2015-2016 | 春学期 | 32 | 2 | Z09MI1916 |
Verilog HDL设计与综合 | 2015-2016 | 春学期 | 32 | 2 | X16MI1916 |
Intel Galileo嵌入式系统实验 | 2014-2015 | 春学期 | 38 | 2 | Z09MI1920 |
Verilog HDL设计与综合 | 2014-2015 | 春学期 | 32 | 2 | Z09MI1916 |
Verilog HDL设计与综合 | 2014-2015 | 春学期 | 32 | 2 | X16MI1916 |